

日本国特許庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日
Date of Application: 2004年 8月27日

出願番号
Application Number: 特願2004-248548

パリ条約による外国への出願
に用いる優先権の主張の基礎
となる出願の国コードと出願
番号

The country code and number
of your priority application,
to be used for filing abroad
under the Paris Convention, is


J P 2004-248548

出願人
Applicant(s): サンケン電気株式会社

特許庁長官
Commissioner,
Japan Patent Office

2005年 8月24日

八月廿四日



BEST AVAILABLE COPY

【宣状】
【整理番号】 SNK-236
【提出日】 平成16年 8月27日
【あて先】 特許庁長官殿
【国際特許分類】 H02M 3/335
【発明者】
【住所又は居所】 埼玉県新座市北野3丁目6番3号 サンケン電気株式会社内
【氏名】 鶴谷 守
【特許出願人】
【識別番号】 000106276
【氏名又は名称】 サンケン電気株式会社
【代理人】
【識別番号】 100083806
【弁理士】
【氏名又は名称】 三好 秀和
【電話番号】 03-3504-3075
【選任した代理人】
【識別番号】 100100712
【弁理士】
【氏名又は名称】 岩▲崎▼ 幸邦
【選任した代理人】
【識別番号】 100087365
【弁理士】
【氏名又は名称】 粟原 彰
【選任した代理人】
【識別番号】 100100929
【弁理士】
【氏名又は名称】 川又 澄雄
【選任した代理人】
【識別番号】 100095500
【弁理士】
【氏名又は名称】 伊藤 正和
【選任した代理人】
【識別番号】 100101247
【弁理士】
【氏名又は名称】 高橋 俊一
【選任した代理人】
【識別番号】 100098327
【弁理士】
【氏名又は名称】 高松 俊雄
【手数料の表示】
【予納台帳番号】 001982
【納付金額】 16,000円
【提出物件の目録】
【物件名】 特許請求の範囲 1
【物件名】 明細書 1
【物件名】 図面 1
【物件名】 要約書 1
【包括委任状番号】 9803324

【請求項 1】

交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リクトルを介して入力して主スイッチによりオン／オフして交流電源電流を正弦波状にすることにより入力効率を改善するとともに、直流の出力電圧に変換する効率改善回路であって、

前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段を有することを特徴とする効率改善回路。

【請求項 2】

主巻線とこの主巻線に直列に接続され且つ前記主巻線と疎結合する帰還巻線とを有する昇圧リクトルと、

交流電源の交流電源電圧を整流する整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リクトルの前記主巻線と第1ダイオードと平滑コンデンサとからなる第1直列回路と、

前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リクトルの前記主巻線と前記帰還巻線と主スイッチとからなる第2直列回路と、

前記主スイッチと前記昇圧リクトルの前記帰還巻線との接続点と前記平滑コンデンサとの間に接続された第2ダイオードと、

前記主スイッチをオン／オフ制御することにより交流電源電流を正弦波状にするとともに前記平滑コンデンサの出力電圧を所定電圧に制御し且つ前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段と、
を有することを特徴とする効率改善回路。

【請求項 3】

前記制御手段は、

前記出力電圧と基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、

前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流を検出する電流検出手段と、

この電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、

前記誤差電圧生成手段の誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段と、
を有することを特徴とする請求項1又は請求項2記載の効率改善回路。

【請求項 4】

前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が下限設定電流以下の場合に前記スイッチング周波数を下限周波数に設定し、前記電流が上限設定電流以上の場合に前記スイッチング周波数を上限周波数に設定し、前記電流が前記下限設定電流から前記上限設定電流までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする請求項1乃至請求項3のいずれか1項記載の効率改善回路。

【請求項 5】

前記制御手段は、前記電流が前記下限設定電流未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする請求項4記載の効率改善回路。

【請求項 6】

前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が設定電流以下の場合に前記スイッチング周波数を最低周波数に設定し、前記電流が前記設定電流を超えた場合に前記スイッチング周波数を最高周波数に設

【請求項 7】

前記昇圧リクトルは、該昇圧リクトルに流れる電流の値が増加した場合にインダクタンス値が減少する特性を有することを特徴とする請求項 1 乃至請求項 6 のいずれか 1 項記載の力率改善回路。

【請求項 8】

前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング周波数を低下させることを特徴とする請求項 1 又は請求項 2 又は請求項 7 記載の力率改善回路。

【請求項 9】

前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング動作を停止させ、前記出力電圧が設定電圧以下となった場合に前記主スイッチのスイッチング動作を開始させることを特徴とする請求項 1 又は請求項 2 又は請求項 7 記載の力率改善回路。

【請求項 10】

前記制御手段は、

前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流を検出する電流検出手段と、

前記出力電圧と第 1 基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、

前記電流検出手段で検出された電流に比例した電圧と第 2 基準電圧との誤差を増幅して出力する電流検出増幅手段と、

この電流検出増幅手段の出力を前記誤差電圧生成手段からの誤差電圧信号の値に応じて可変し可変された電圧を前記第 2 基準電圧として前記電流検出増幅手段に出力する電圧可変手段と、

前記電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、

前記電流検出増幅手段の出力の値に応じてパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段と、

を有することを特徴とする請求項 1 又は請求項 2 又は請求項 7 記載の力率改善回路。

【発明の名称】力率改善回路

【技術分野】

【0001】

本発明は、高効率、低ノイズ、高力率なスイッチング電源に使用する力率改善回路に関する。

【背景技術】

【0002】

図23に従来の力率改善回路の回路構成図を示す(特許文献1)。図23に示す力率改善回路において、交流電源V_{ac}1の交流電源電圧を整流する全波整流回路B1の出力両端には、昇圧リアクトルL1とMOSFETからなる主スイッチQ1と電流検出抵抗Rとからなる直列回路が接続されている。主スイッチQ1の両端には、ダイオードD1と平滑コンデンサC1とからなる直列回路が接続され、平滑コンデンサC1の両端には、負荷R1が接続されている。主スイッチQ1は、制御回路100のPWM制御によりオン／オフするようになっている。

【0003】

電流検出抵抗Rは、全波整流回路B1に流れる入力電流を検出する。

【0004】

制御回路100は、誤差増幅器111、乗算器112、誤差増幅器113、発振器(OSC)114、PWMコンバレータ116を有して構成される。

【0005】

誤差増幅器111は、基準電圧E1が+端子に入力され、平滑コンデンサC1の電圧が-端子に入力され、平滑コンデンサC1の電圧と基準電圧E1との誤差が増幅され、誤差電圧信号を生成して乗算器112に出力する。乗算器112は、誤差増幅器111からの誤差電圧信号と全波整流回路B1の正極側出力端P1からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器113の+端子に出力する。

【0006】

誤差増幅器113は、電流検出抵抗Rで検出した入力電流に比例した電圧が-端子に入力され、乗算器112からの乗算出力電圧が+端子に入力され、電流検出抵抗Rによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてPWMコンバレータ116に出力する。OSC114は、一定周期の三角波信号を生成する。

【0007】

PWMコンバレータ116は、OSC114からの三角波信号が-端子に入力され、誤差増幅器113からのフィードバック信号FBが+端子に入力され、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を主スイッチQ1のゲートに印加する。

【0008】

即ち、PWMコンバレータ116は、主スイッチQ1に対して、誤差増幅器113による電流検出抵抗Rの出力と乗算器112の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、交流電源電流波形が交流電源電圧波形に一致するように制御されて、力率が大幅に改善される。

【0009】

図24は従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートを示す図である。図25では、図24に示すタイミングチャートのA部の詳細、即ち交流電源電圧の最大値付近における100KHzのスイッチング波形を示している。図26では、図24に示すタイミングチャートのB部の詳細、即ち、交流電源電圧の低い部分における100KHzのスイッチング波形を示している。

次に、このように構成された力率改善回路の動作を図25に示すタイミングチャートを参照しながら説明する。なお、図25では、主スイッチQ1の両端間の電圧Q1v、主スイッチQ1に流れる電流Q1i、ダイオードD1に流れる電流D1iを示している。

【0011】

まず、時刻t31において、主スイッチQ1がオンし、全波整流回路B1から昇圧リアクトルL1を介して主スイッチQ1に電流Q1iが流れる。この電流は、時刻t32まで時間の経過とともに直線的に増大していく。なお、時刻t31から時刻t32では、ダイオードD1に流れる電流D1iは零になる。

【0012】

次に、時刻t32において、主スイッチQ1は、オン状態からオフ状態に変わること、昇圧リアクトルL1に蓄えられたエネルギーにより主スイッチQ1の電圧Q1vが上昇する。また、時刻t32～時刻t33では、主スイッチQ1がオフであるため、主スイッチQ1に流れる電流Q1iは零になる。なお、時刻t32から時刻t33では、B1→L1→D1→C1→R→B1で電流D1iが流れ、負荷RLに電力が供給される。

【特許文献1】特開2000-37072号(図1)

【発明の開示】

【発明が解決しようとする課題】

【0013】

ところで、通常、昇圧リアクトルL1を小型化するためには、周波数を高周波数(例えば100kHz)とするが、このような高周波数であっても、交流電源電圧の最大値付近のような電流の大きいA部では、昇圧リアクトルL1に蓄えられたエネルギーは、主スイッチQ1がオフした時に、ダイオードD1を介して負荷RLに供給される。

【0014】

しかし、B部のような電圧の低い部分では、電流も少なく主スイッチQ1がオフした時の電流が低い。また、MOSFETからなる主スイッチQ1には図示しない内部容量(寄生容量)を有し、主スイッチQ1は、内部容量C0と主スイッチQ1に印加された電圧Vとにより決定された分($C_0 V^2 / 2$)だけ電力損失が発生する。この電力損失は周波数に比例して増大する。

【0015】

また、主スイッチQ1の内部容量により、昇圧リアクトルL1に蓄えられるエネルギーが少ないため、主スイッチQ1をオフした時の電圧Q1vは、図26に示すように、正弦波状となり、出力電圧まで上昇せず、電力損失が増大する。即ち、効率が低下してしまう。

【0016】

本発明は、入力電流の低い部分でのスイッチング周波数を低下又は動作を停止させてこの部分の電力損失を低減して、小型、高効率、低ノイズ化することができる力率改善回路を提供することにある。

【課題を解決するための手段】

【0017】

本発明は上述した課題を解決するために以下の構成とした。請求項1の発明は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン／オフして交流電源電流を正弦波状にすることにより入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段を有することを特徴とする。

【0018】

請求項2の発明は、主巻線とこの主巻線に直列に接続され且つ前記主巻線と疎結合する帰還巻線とを有する昇圧リアクトルと、交流電源の交流電源電圧を整流する整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と第1ダ

トウードヒド用ノノソシハツハスルホト直列回路と、前記昇圧リクトルの前記主巻線と前記帰還巻線と主スイッチとからなる第2直列回路と、前記主スイッチと前記昇圧リクトルの前記帰還巻線との接続点と前記平滑コンデンサとの間に接続された第2ダイオードと、前記主スイッチをオン／オフ制御することにより交流電源電流を正弦波状にするとともに前記平滑コンデンサの出力電圧を所定電圧に制御し且つ前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段とを有することを特徴とする。

【0019】

請求項3の発明では、請求項1又は請求項2記載の力率改善回路において、前記制御手段は、前記出力電圧と基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流を検出する電流検出手段と、この電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、前記誤差電圧生成手段の誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段とを有することを特徴とする。

【0020】

請求項4の発明では、請求項1乃至請求項3のいずれか1項記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が下限設定電流以下の場合に前記スイッチング周波数を下限周波数に設定し、前記電流が上限設定電流以上の場合に前記スイッチング周波数を上限周波数に設定し、前記電流が前記下限設定電流から前記上限設定電流までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする。

【0021】

請求項5の発明では、請求項4記載の力率改善回路において、前記制御手段は、前記電流が前記下限設定電流未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする。

【0022】

請求項6の発明では、請求項1乃至請求項3のいずれか1項記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が設定電流以下の場合に前記スイッチング周波数を最低周波数に設定し、前記電流が前記設定電流を超えた場合に前記スイッチング周波数を最高周波数に設定することを特徴とする。

【0023】

請求項7の発明では、請求項1乃至請求項6のいずれか1項記載の力率改善回路において、前記昇圧リクトルは、該昇圧リクトルに流れる電流の値が増加した場合にインダクタンス値が減少する特性を有することを特徴とする。

【0024】

請求項8の発明では、請求項1又は請求項2又は請求項7記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング周波数を低下させることを特徴とする。

【0025】

請求項9の発明では、請求項1又は請求項2又は請求項7記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング動作を停止させ、前記出力電圧が設定電圧以下となった場合に前記主スイッチのスイッ

【0026】

請求項10の発明では、請求項1又は請求項2又は請求項7記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流を検出する電流検出手段と、前記出力電圧と第1基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、前記電流検出手段で検出された電流に比例した電圧と第2基準電圧との誤差を増幅して出力する電流検出増幅手段と、この電流検出増幅手段の出力を前記誤差電圧生成手段からの誤差電圧信号の値に応じて可変し可変された電圧を前記第2基準電圧として前記電流検出増幅手段に出力する電圧可変手段と、前記電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、前記電流検出増幅手段の出力の値に応じてパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段とを有することを特徴とする。

【発明の効果】

【0027】

本発明によれば、交流電源に流れる電流又は整流回路に流れる電流又は主スイッチに流れる電流、即ち、入力電流の値に応じて主スイッチのスイッチング周波数を変化させ、入力電流の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させるので、入力電流の低い部分の電力損失を低減して、小型、高効率、低ノイズ化できる。これにより、スイッチング電源装置を小型、高効率化するとともに、低出力電力時（待機時等）の効率を改善してTV等の装置の消費電力を低減できる。

【発明を実施するための最良の形態】

【0028】

以下、本発明に係る力率改善回路の実施の形態を図面を参照して詳細に説明する。

【0029】

実施の形態の力率改善回路は、交流電源に流れる電流又は整流回路に流れる電流又は主スイッチに流れる電流の値、即ち、入力電流の値に応じて主スイッチのスイッチング周波数を変化させ、入力電流の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させ、入力電流の低い部分の電力損失を低減して、小型、高効率、低ノイズ化したことを特徴とする。

【実施例1】

【0030】

図1は実施例1の力率改善回路を示す回路構成図である。図2は実施例1の力率改善回路の入力電流波形とスイッチング周波数のタイミングチャートである。図2では、入力電流*I_i*が零から最大値まで変化した場合に、主スイッチQ1のスイッチング周波数*f*が零から例えば100KHzまで変化することを示している。

【0031】

実施例1では、入力電流が下限設定電流以下の場合に主スイッチのスイッチング周波数を下限周波数（例えば20KHz）に設定し、入力電流が上限設定電流以上の場合に主スイッチのスイッチング周波数を上限周波数（例えば100KHz）に設定し、入力電流が下限設定電流から上限設定電流までの範囲の場合に主スイッチのスイッチング周波数を下限周波数から上限周波数まで徐々に変化させることを特徴とする。

【0032】

図1に示す力率改善回路では、入力電流は、入力電圧に近似するように正弦波状に制御される。従って、電圧の最大値付近では電流も最大であり、この電流と電圧と主スイッチQ1のスイッチング周波数で、昇圧リアクトルL1の大きさが決定される。このため、昇圧リアクトルL1を小型化するためには、電流の最大値付近のスイッチング周波数を高くする必要がある。また、昇圧リアクトルL1の磁束は、電流に比例するため、電流の最大

回り込み取扱くなる。

【0033】

一方、一定のスイッチング周波数を用いた従来の回路の場合、図24に示す入力電圧の低い部分（B部）では、図26に示すように、主スイッチQ1の内蔵容量により、主スイッチQ1がオフ時の電圧は、昇圧リアクトルL1に蓄えられるエネルギーが少ないために正弦波状となり、出力電圧まで上昇せず、内部を還流するのみで、損失が増大する。従って、実施例1では、入力電流の低い部分（図2のB部）で主スイッチQ1のスイッチング周波数を低下させている。

【0034】

図3では、図2に示すタイミングチャートのA部（入力電流Iiが最大値付近）における100kHzのスイッチング波形を示している。図3に示すタイミングチャートは、スイッチング周波数fが100kHzであるので、図24に示すタイミングチャートと同じである。図4では、図2に示すタイミングチャートのB部（入力電流Iiが低い部分）における20kHzのスイッチング波形を示している。

【0035】

図1に示す実施例1の力率改善回路は、図23に示す従来の力率改善回路に対して、制御回路10の構成のみが異なる。なお、図1に示すその他の構成は、図23に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。

【0036】

制御回路10は、誤差増幅器111、電圧制御発振器（VCO）115、PWMコンバレータ116を有して構成される。なお、誤差増幅器111及びPWMコンバレータ116は、図23に示すものと同じであるので、それらの説明は省略する。

【0037】

VCO115（本発明の周波数制御手段に対応）は、全波整流回路B1の負極側出力端P2と電流検出抵抗Rとの接続点に接続され、電流検出抵抗Rに流れる電流に比例した電圧値に応じて主スイッチQ1のスイッチング周波数fを変化させた三角波信号（本発明の周波数制御信号に対応）を生成するもので、電流検出抵抗Rで検出された電圧が増加するに従って主スイッチQ1のスイッチング周波数fが増加する電圧周波数変換特性を有している。

【0038】

図5は実施例1の力率改善回路に設けられたVCOの詳細な回路構成図である。VCO115において、電流検出抵抗Rに抵抗R1が接続され、抵抗R1に直列に抵抗R2が接続されている。抵抗R1と抵抗R2との接続点にはツエナーダイオードZDのカソードが接続され、ツエナーダイオードZDのアノードは制御電源EBの正極及びヒステリシスコンバレータ115aの電源端子bに接続されている。抵抗R1と抵抗R2との接続点はヒステリシスコンバレータ115aの入力端子aに接続され、ヒステリシスコンバレータ115aの接地端子cは制御電源EBの負極と抵抗R2の他端に接続されている。ヒステリシスコンバレータ115aの出力端子dはPWMコンバレータ116の一端子に接続されている。ヒステリシスコンバレータ115aは、図7に示すように、入力端子aに印加される電圧Eaが増加するに従って主スイッチQ1のスイッチング周波数fが増加する電圧周波数変換特性CVを有した三角波信号を発生する。

【0039】

図5に示すVCO115では、図2に示す入力電流Iiが最大値付近（A部）に達したとき、電流検出抵抗Rの電圧が大きくなり、ツエナーダイオードZDが降伏するので、入力端子aに印加される電圧Eaは、ツエナーダイオードZDの降伏電圧VZと制御電源電圧EBとの合計電圧（VZ+EB）、即ち上限設定電圧に設定される。また、入力電流Iiが低い部分（B部）に達したとき、電流検出抵抗Rの電圧が小さくなり、制御電源EBからツエナーダイオードZDを介して抵抗R2に電流が流れるので、入力端子aに印加される電圧Eaは、制御電源電圧EB、即ち下限設定電圧に設定される。さらに、入力電流Iiが最大値付近と低い部分までの範囲の場合には、入力端子aに印加される電圧Eaは

、出力電圧 $V_Z + E_B$ と制御電源電圧 E_B の範囲で徐々に変化する。

【0040】

このため、図7に示すように、入力電流 I_i に比例した電圧が下限設定電圧 E_B 以下の場合に主スイッチQ1のスイッチング周波数 f を下限周波数 f_{12} （例えば20KHz）に設定し、入力電流 I_i に比例した電圧が上限設定電圧 ($V_Z + E_B$) 以上の場合に主スイッチQ1のスイッチング周波数 f を上限周波数 f_{11} （例えば100KHz）に設定し、入力電流に比例した電圧が下限設定電圧 E_B から上限設定電圧 ($V_Z + E_B$) までの範囲の場合に主スイッチQ1のスイッチング周波数 f を下限周波数 f_{12} から上限周波数 f_{11} まで徐々に変化させるようになっている。

【0041】

PWMコンバレータ116（本発明のパルス幅制御手段に対応）は、VC0115からの三角波信号が一端子に入力され、誤差増幅器111からのフィードバック信号FBが另一端子に入力され、図8に示すように、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を主スイッチQ1に印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。

【0042】

また、PWMコンバレータ116は、平滑コンデンサC1の出力電圧が基準電圧 E_1 に達して、フィードバック信号FBが低下すると、フィードバック信号FBの値が三角波信号の値以上となるパルスオン幅を短くすることによって、出力電圧を所定電圧に制御する。即ち、パルス幅を制御している。

【0043】

なお、VC0115からの三角波信号の電圧の最大値、最小値は、周波数により変化しない。このため、誤差増幅器111のフィードバック信号FBにより、周波数に関係なく、パルス信号のオン／オフのデューティ比が決定されるようになっている。また、スイッチング周波数 f が変わることで、パルス信号のオン幅が変わっても、パルス信号のオン／オフのデューティ比は変わらない。

【0044】

次に、このように構成された実施例1の力率改善回路の動作を図1乃至図8を参照しながら説明する。ここでは、制御回路10の動作についてのみ説明する。

【0045】

まず、誤差増幅器111は、平滑コンデンサC1の電圧と基準電圧 E_1 との誤差を増幅して、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてPWMコンバレータ116に出力する。

【0046】

一方、VC0115は、電流検出抵抗Rに流れる電流値に比例した電圧値に応じて主スイッチQ1のスイッチング周波数 f が変化した三角波信号を生成する。

【0047】

ここで、図6のタイミングチャートを用いて説明すると、入力電流 I_i が最大値付近（例えば時刻 $t_2 \sim t_3$ 、時刻 $t_6 \sim t_7$ ）に達したときには、図5に示すツエナーダイオードZDが降伏するので、入力端子aに印加される電圧 E_a は、ツエナーダイオードZDの降伏電圧 V_Z と制御電源電圧 E_B との合計電圧 ($V_Z + E_B$)、即ち上限設定電圧に設定される。このため、入力電流 I_i に比例した電圧が上限設定電圧 ($V_Z + E_B$) 以上の場合には、VC0115により、主スイッチQ1のスイッチング周波数 f は、上限周波数 f_{11} （例えば100KHz）に設定される。

【0048】

次に、入力電流 I_i が低い部分（例えば時刻 $t_0 \sim t_1$ 、時刻 $t_4 \sim t_5$ ）に達したときには、図5に示す制御電源電圧 E_B からツエナーダイオードZDを介して抵抗R2に電流が流れるので、入力端子aに印加される電圧 E_a は、制御電源電圧 E_B 、即ち下限設定電圧に設定される。このため、入力電流 I_i に比例した電圧が下限設定電圧 E_B 以下の場合に

は、このサンプルレーナーにより、エヘンソアリソヘンソアノ回数は、下限周波数 f_{12} （例えば20kHz）に設定される。

【0049】

さらに、入力電流 I_i が最大値付近と低い部分までの範囲（例えば時刻 $t_1 \sim t_2$ 、時刻 $t_3 \sim t_4$ 、時刻 $t_5 \sim t_6$ ）の場合には、入力端子 a に印加される電圧 E_a は、合計電圧 ($V_Z + E_B$) と制御電源電圧 E_B との範囲で徐々に変化する。このため、入力電流 I_i に比例した電圧が下限設定電圧 E_B から上限設定電圧 ($V_Z + E_B$) までの範囲の場合には、主スイッチ Q_1 のスイッチング周波数 f は下限周波数 f_{12} から上限周波数 f_{11} まで徐々に変化する。

【0050】

次に、入力電流 I_i が最大値付近（例えば時刻 $t_2 \sim t_3$ 、時刻 $t_6 \sim t_7$ ）の場合には、PWMコンバレータ116は、図8に示すように、フィードバック信号 F_B の値が上限周波数 f_{11} を持つ三角波信号の値以上のときにオンで、フィードバック信号 F_B の値が上限周波数 f_{11} を持つ三角波信号の値未満のときにオフとなる上限周波数 f_{11} を持つパルス信号を生成し、該パルス信号を主スイッチ Q_1 に印加する。

【0051】

一方、入力電流 I_i が低い部分（例えば時刻 $t_0 \sim t_1$ 、時刻 $t_4 \sim t_5$ ）の場合には、PWMコンバレータ116は、図8に示すように、フィードバック信号 F_B の値が下限周波数 f_{12} を持つ三角波信号の値以上のときにオンで、フィードバック信号 F_B の値が下限周波数 f_{12} を持つ三角波信号の値未満のときにオフとなる下限周波数 f_{12} を持つパルス信号を生成し、該パルス信号を主スイッチ Q_1 に印加する。

【0052】

また、入力電流 I_i が最大値付近と低い部分までの範囲（例えば時刻 $t_1 \sim t_2$ 、時刻 $t_3 \sim t_4$ 、時刻 $t_5 \sim t_6$ ）の場合には、PWMコンバレータ116は、下限周波数 f_{12} から上限周波数 f_{11} までの範囲で徐々に変化する周波数を持つパルス信号を生成し、該パルス信号を主スイッチ Q_1 に印加する。

【0053】

このように、実施例1の力率改善回路によれば、入力電流 I_i に応じて主スイッチ Q_1 のスイッチング周波数 f を変化させ、入力電流 I_i の低い部分でのスイッチング周波数 f を低下させることで、図4に示すように、主スイッチ Q_1 のオン時間も長くなり、電流も増加し負荷 R_L に電力を供給できる。また、スイッチング回数が減少するため、スイッチング損失も低減できる。

【0054】

特に、主スイッチ Q_1 のスイッチング周波数 f として例えば100kHzを上限周波数とし、人間の聞こえない周波数、例えば20kHzを下限周波数とし、他の部分を入力電流 I_i にスイッチング周波数 f を比例させたので、スイッチング損失を低減でき、また、可聴周波数以下となり、不快な騒音を発生することもない。

【0055】

また、昇圧リアクトル L_1 の磁束は電流に比例するため、入力電流の最大値の時に最大周波数とし、他の部分は入力交流電源電圧 V_i に比例させて周波数を変化させても、昇圧リアクトル L_1 の磁束は最大値を上回ることはなく、昇圧リアクトル L_1 は大型化せず、スイッチング損失を低減できる。

【0056】

また、昇圧リアクトル L_1 の電流に対するインダクタンス特性を、図12に示すように電流が小さいときにインダクタンス値を大きくし、電流が大きいときにインダクタンス値を小さくなるようにしても良い。昇圧リアクトル L_1 に蓄えられるエネルギーは、 $(L_1^2)/2$ で表され、インダクタンス値 L と電流 I とに比例するため、電流が小さい場合でも昇圧リアクトル L_1 に蓄えられるエネルギーは比較的大きい。このため、昇圧リアクトル L_1 の電流連続期間を増大でき、電流の実効値が減少するため、さらに損失を低減できる。なお、例えば、フェライト粉末とアモルファス粉末とを混合し、これらの混合率を適

且述かし、図上に小タメノ付はて何るこなじる。

【0057】

また、主スイッチQ1のスイッチング周波数fが下限周波数から上限周波数までの範囲に亘るので、発生するノイズも周波数に対して分散するから、ノイズを低減できる。このため、小型、高効率、低ノイズ化できる効率改善回路を提供できる。

【0058】

これにより、スイッチング電源装置を小型、高効率化することができる。また、待機時等の消費電力が少ない場合には、入力電流が少なくなり、高周波で主スイッチQ1をスイッチングした場合にはスイッチング損失の割合が大きくなり、より効率が低下する。従って、入力電流に、スイッチング周波数を比例させて変化させれば、低出力電力時には、スイッチング周波数が低下して、スイッチング損失を低減することができる。即ち、低出力電力時（待機時等）の効率を改善してTV等の装置の消費電力を低減することができる。例えば、デジタル化されたTV等の機能待機（チューナ及び制御回路の一部を動作させ番組表等の受信が可能な状態）等の低出力電力時の消費電力を低減できる。

【0059】

また、従来の図23に示す回路では、全波整流回路B1の正極側出力端P1から電圧を取り出しているため、制御回路100を高耐圧用とする必要があったが、実施例1では、全波整流回路B1の負極側出力端P2から電圧を取り出しているため、制御回路10が低耐圧用で済む。

【実施例2】

【0060】

図9は実施例2の効率改善回路の入力電流波形とVCOに入力される電圧により変化するスイッチング周波数のタイミングチャートである。

【0061】

図6に示す実施例1では、入力電流Iiが低い部分に達したときに、VCO115により、主スイッチQ1のスイッチング周波数fを下限周波数f₁₂（例えば20KHz）に設定したが、図9に示す実施例2では、入力電流Iiが低い部分の場合で、下限周波数f₁₂未満では、VCO115により、主スイッチQ1の動作を停止させたことを特徴とする。この停止部分では、交流電源電流も少ないため、入力電流波形の歪みも最低限に抑えられる。

【実施例3】

【0062】

実施例3では、入力電流に比例した電圧が設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数（例えば20KHz）に設定し、入力電流に比例した電圧が設定電圧を超えた場合に主スイッチのスイッチング周波数を上限周波数（例えば100KHz）に設定したことを特徴とする。

【0063】

図10は実施例3の効率改善回路のVCOの詳細な回路構成図である。図10に示すVCO115Aにおいて、全波整流回路B1の負極側出力端P2に抵抗R1が接続され、抵抗R1に直列に抵抗R2が接続されている。コンパレータ115bは、抵抗R1と抵抗R2との接続点の電圧を十端子に入力し、基準電圧Er1を一端子に入力し、抵抗R1と抵抗R2との接続点の電圧が基準電圧Er1よりも大きいときHレベルをトランジスタTR1のベースに出力する。この場合、基準電圧Er1を前記設定電圧に設定する。

【0064】

トランジスタTR1のエミッタは接地され、トランジスタTR1のコレクタは、抵抗R3を介してトランジスタTR2のベースと抵抗R4の一端と抵抗R5の一端とに接続されている。抵抗R4の他端は電源VBに接続され、抵抗R5の他端は接地されている。トランジスタTR2のエミッタは抵抗R6を介して電源VBに接続され、トランジスタTR2のコレクタはコンデンサCを介して接地されている。

【0065】

「ノーハレード」^ト（ノーハン）に付けるために、下端子と上端子との間に
、抵抗R9を接続し、下端子は、抵抗R8を介して接地されている。

【0066】

コンパレータ115cは、コンデンサCの電圧を一端子に入力している。また、コンデンサCの放電に、出力端子からダイオードD及び抵抗R7の直列回路が一端子に接続されている。図11に示すように、入力電流Iiに比例した電圧が設定電圧以下の場合に主スイッチQ1のスイッチング周波数fを下限周波数f₁₂に設定した三角波信号を生成し、入力電流Iiに比例した電圧が設定電圧を超えた場合に主スイッチQ1のスイッチング周波数fを上限周波数f₁₁に設定した三角波信号を生成する。

【0067】

次に、このように構成された実施例3の効率改善回路の動作を図10及び図11を参照しながら説明する。ここでは、VC0115Aの動作についてのみ説明する。

【0068】

まず、VC0115Aは、電流検出抵抗Rに流れる電流に比例した電圧値に応じて主スイッチQ1のスイッチング周波数fが変化した三角波信号を生成する。

【0069】

ここで、図11のタイミングチャートを用いて説明すると、入力電流Iiに比例した電圧が設定電圧を超えた場合（例えば時刻t₂～t₃、時刻t₅～t₆）、コンパレータ115bからのHレベルによりトランジスタTR1がオンする。このため、電源VBから抵抗R4及びトランジスタTR2のベースを介して抵抗R3に電流が流れるため、トランジスタTR2のコレクタ電流が増大する。すると、トランジスタTR2のコレクタに流れる電流によりコンデンサCが短時間で充電される。即ち、コンデンサCの電圧Ecが上昇して、この電圧Ecがコンパレータ115cに入力されるため、コンパレータ115cは、主スイッチQ1のスイッチング周波数fを上限周波数f₁₁（例えば100KHz）に設定した三角波信号を生成する。

【0070】

一方、入力電流Iiに比例した電圧が設定電圧以下の場合（例えば時刻t₀～t₂、時刻t₃～t₅）、コンパレータ115bからHレベルは出力されないため、トランジスタTR1はオフとなる。このため、トランジスタTR2のコレクタ電流が減少するため、コンデンサCの充電時間が長くなる。即ち、コンデンサCの電圧Ecはゆるやかに上昇して、この電圧Ecがコンパレータ115cに入力されるため、コンパレータ115cは、主スイッチQ1のスイッチング周波数fを下限周波数f₁₂（例えば20KHz）に設定した三角波信号を生成する。

【0071】

次に、入力電流Iiに比例した電圧が設定電圧を超えた場合（例えば時刻t₂～t₃、時刻t₅～t₆）、PWMコンパレータ116は、フィードバック信号FBの値が上限周波数f₁₁を持つ三角波信号の値以上のときにオンで、フィードバック信号FBの値が上限周波数f₁₁を持つ三角波信号の値未満のときにオフとなる上限周波数f₁₁を持つパルス信号を生成し、パルス信号を主スイッチQ1に印加する。

【0072】

一方、入力電流Iiに比例した電圧が設定電圧以下の場合（例えば時刻t₀～t₂、時刻t₃～t₅）、PWMコンパレータ116は、フィードバック信号FBの値が下限周波数f₁₂を持つ三角波信号の値以上のときにオンで、フィードバック信号FBの値が下限周波数f₁₂を持つ三角波信号の値未満のときにオフとなる下限周波数f₁₂を持つパルス信号を生成し、パルス信号を主スイッチQ1に印加する。

【0073】

このように実施例3の効率改善回路によれば、入力電流Iiに比例した電圧が設定電圧以下の場合に主スイッチQ1のスイッチング周波数を下限周波数に設定し、入力電流Iiに比例した電圧が設定電圧を超えた場合に主スイッチQ1のスイッチング周波数を上限周波数に設定しても、実施例1の効果とほぼ同等な効果が得られる。

なお、軽負荷時には、入力電流が小さくなるため、入力電流 I_i に比例した電圧が設定電圧以下の場合のみとなり、スイッチング周波数 f は下限周波数 $f_{1/2}$ （例えば 20 kHz）のみに設定される。

【実施例 4】

【0075】

図 13 は実施例 4 の効率改善回路を示す回路構成図である。図 13 に示す実施例 4 の効率改善回路は、待機時等の軽負荷時に主スイッチ Q1 を低周波数（例えば 20 kHz）で動作させ、通常時（重負荷時）に主スイッチ Q1 を高周波数（例えば 100 kHz）で動作させることを特徴とする。実施例 4 では、制御回路 10a の構成が実施例 1 の制御回路 10 と異なるのみであるので、この制御回路 10a のみを説明する。

【0076】

制御回路 10a は、誤差増幅器 111、平均電流検出部 117、コンバレータ 118、VCO 115e、PWM コンバレータ 116 を有して構成される。

【0077】

平均電流検出部 117 は、電流検出抵抗 R に流れる電流の平均値を検出する。コンバレータ 118 は、一端子に基準電圧 V1 が入力され、+端子に平均電流検出部 117 から電流の平均値が入力され、電流の平均値が基準電圧 V1 を超えた場合に H レベルを VCO 115e に出力し、電流の平均値が基準電圧 V1 以下になった場合に L レベルを VCO 115e に出力する。

【0078】

VCO 115e は、コンバレータ 118 から H レベルを入力したときに、主スイッチ Q1 のスイッチング周波数を 100 kHz に設定した三角波信号を生成し、コンバレータ 118 から L レベルを入力したときに、主スイッチ Q1 のスイッチング周波数を 20 kHz に設定した三角波信号を生成する。

【0079】

PWM コンバレータ 116 は、VCO 115e からの三角波信号が一端子に入力され、誤差増幅器 111 からのフィードバック信号 FB が + 端子に入力され、フィードバック信号 FB の値が三角波信号の値以上のときにオンで、フィードバック信号 FB の値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を主スイッチ Q1 に印加して平滑コンデンサ C1 の出力電圧を所定電圧に制御する。

【0080】

以上の構成によれば、VCO 115e は、電流検出抵抗 R に流れる電流の平均値が基準電圧 V1 を超えた場合に、主スイッチ Q1 のスイッチング周波数を 100 kHz に設定した三角波信号を生成する。この場合、図 14 に示すように、重負荷時には、スイッチング周波数が 100 kHz に設定される。また、VCO 115e は、電流の平均値が基準電圧 V1 以下になった場合に主スイッチ Q1 のスイッチング周波数を 20 kHz に設定した三角波信号を生成する。この場合、図 14 に示すように、軽負荷時には、スイッチング周波数が 20 kHz に設定される。即ち、待機時等の軽負荷時には主スイッチ Q1 は低周波数（20 kHz）で動作し、通常時（重負荷時）は高周波数（100 kHz）で動作させることができる。

【0081】

また、TV 等の装置では、待機時の信号を TV 装置側から入力して、この信号により主スイッチ Q1 のスイッチング周波数を低下させることもできる。この場合には、待機時のみ効率を改善できる。さらに、この信号により主スイッチ Q1 の動作を停止させ、効率改善回路の後に接続される DC/DC コンバータで、待機時の電力を供給するようすれば、さらに効率を改善できる。また、軽負荷時（待機時等）には、スイッチング周波数が低くなるので、スイッチング損失を低減でき、効率を向上できる。

【実施例 5】

【0082】

凸上りは大蛇腹のソリューション平版音波凹凸で小なり凹凸構成凸くめる。凸上りに小なり大蛇腹のソリューション率改善回路は、電流検出抵抗Rに流れる電流の平均値が設定値以下になった場合に主スイッチQ1のスイッチング動作を停止させ、平滑コンデンサC1の出力電圧が設定電圧以下となった場合に主スイッチのスイッチング動作を開始させることを特徴とする。実施例5では、制御回路10bの構成が実施例1の制御回路10と異なるのみであるので、制御回路10bのみを説明する。

【0083】

制御回路10bは、誤差増幅器111、平均電流検出部117、コンパレータ119、OSC114、コンパレータ120、PWMコンパレータ116を有して構成される。

【0084】

平均電流検出部117は、電流検出抵抗Rに流れる電流の平均値を検出する。コンパレータ119は、一端子に基準電圧V2が入力され、+端子に平均電流検出部117から電流の平均値が入力され、電流の平均値が基準電圧V2を超えた場合にHレベルをOSC114に出力し、電流の平均値が基準電圧V2以下になった場合にLレベルをOSC114に出力する。

【0085】

OSC114は、コンパレータ119からHレベルを入力したとき、主スイッチQ1のスイッチング周波数を100KHzに設定した三角波信号を生成し、コンパレータ118からLレベルを入力したときに、主スイッチQ1のスイッチング動作を停止させるために三角波信号の発振動作を停止する。

【0086】

PWMコンパレータ116は、OSC114からの三角波信号が一端子に入力され、誤差増幅器111からのフィードバック信号FBが+端子に入力され、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を主スイッチQ1に印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。

【0087】

コンパレータ120は、基準電圧E2が一端子に入力され、誤差増幅器111からのフィードバック信号FBが+端子に入力され、フィードバック信号FBの値が基準電圧E2の値以上のときにHレベルをOSC114に出力し、フィードバック信号FBの値が基準電圧E2の値未満のときにLレベルをOSC114に出力する。OSC114は、コンパレータ120からHレベルを入力したときのみ、停止した三角波信号の発振動作を再開させて、主スイッチQ1のスイッチング周波数を100KHzに設定した三角波信号を生成する。

【0088】

以上の構成によれば、OSC114は、電流検出抵抗Rに流れる電流の平均値が基準電圧V2を超えた場合に、主スイッチQ1のスイッチング周波数を100KHzに設定した三角波信号を生成し、電流の平均値が基準電圧V2以下になった場合に、主スイッチQ1のスイッチング動作を停止させるために三角波信号の発振動作を停止する。また、OSC114は、フィードバック信号FBの値が基準電圧E2の値以上のときのみ（つまり、平滑コンデンサC1の出力電圧が設定電圧以下となった場合）、停止した三角波信号の発振動作を再開させて、主スイッチQ1のスイッチング周波数を100KHzに設定した三角波信号を生成する。

【0089】

即ち、電流検出抵抗Rに流れる電流の平均値が設定値以下になった場合に主スイッチQ1のスイッチング動作を停止させ、平滑コンデンサC1の出力電圧が設定電圧以下となつた場合に主スイッチQ1のスイッチング動作を開始させるので、さらに主スイッチQ1のスイッチング損失を低減できる。

【実施例6】

【0090】

図 10 は大脚側リソルバ平底凸端で小リ凸端偶成凹のもの。大脚側リソルバ平底凸端は、中央脚及び側脚を有するコアに巻回された主巻線と帰還巻線との間のリーケージインダクタンスにより、主スイッチをオン時にゼロ電流スイッチ（ZCS）を行なわせることにより損失を低減するとともに、コアの磁路を介して、リーケージインダクタンスに蓄えられたエネルギーをダイオードを介して負荷に帰還させることにより高効率化を図るものである。

【0091】

また、この効率改善回路は、入力電流を正弦波状にするとともに平滑コンデンサの電圧を制御し、平滑コンデンサより負荷に電力を供給する連続モードの昇圧型の効率改善回路であり、主スイッチの電圧を平滑コンデンサの電圧にクランプするものである。連続モードとは、ダイオード D1 に電流 D1i が流れているときに、つまり、主巻線 5a に電流が流れているときに主スイッチ Q1 を再びオンさせる動作モードである。

【0092】

図 16において、全波整流回路 B1 は、交流電源 Vaci に接続され、交流電源 Vac1 からの交流電源電圧を整流して正極側出力端 P1 及び負極側出力端 P2 に出力する。

【0093】

昇圧リアクトル L2 は、主巻線 5a（巻数 n1）とこの主巻線 5a に直列に接続された帰還巻線 5b（巻数 n2）とを有し、主巻線 5a と帰還巻線 5b とが電磁結合している。帰還巻線 5b は、主巻線 5a に対して疎結合され、主巻線 5a と帰還巻線 5b との間のリーケージインダクタンスが大きくなっている。

【0094】

全波整流回路 B1 の正極側出力端 P1 と負極側出力端 P2 との間には、昇圧リアクトル L2 の主巻線 5a とダイオード D1 と平滑コンデンサ C1 と電流検出抵抗 R とからなる第 1 直列回路が接続されている。

【0095】

また、全波整流回路 B1 の正極側出力端 P1 と負極側出力端 P2 との間には、昇圧リアクトル L2 と主スイッチ Q1 と電流検出抵抗 R とからなる第 2 直列回路が接続されている。主スイッチ Q1 と帰還巻線 5b との接続点と平滑コンデンサ C1 との間にはダイオード D2 が接続されている。

【0096】

制御回路 10 の構成は、図 1 に示す制御回路 10 の構成と同一構成であるので、ここでは、その詳細な説明は省略する。

【0097】

次にこのように構成された実施例 6 の効率改善回路の動作を説明する。まず、主巻線 5a に電流が流れているため、ダイオード D1 は導通状態であり、主スイッチ Q1 をオンさせると、交流電源電圧 Vac1 を整流した電圧により、Vac1 → B1 → 5a → 5b → Q1 → R → B1 → Vac1 で電流が流れる。このため、帰還巻線 5b のリーケージインダクタンス Le（図示せず）に電圧が印加されて、主スイッチ Q1 に流れる電流は Eo / Le の傾きで増加する。従って、主スイッチ Q1 の電流はゼロから始まるので、主スイッチ Q1 は ZCS 動作となる。

【0098】

なお、ダイオード D1 が導通状態では、出力電圧 Eo（平滑コンデンサ C1 の両端電圧）と同一電圧がリーケージインダクタンス Le に印加される。ダイオード D1 がオフした後、交流電源 Vac1 の電圧が主巻線 5a に印加される。

【0099】

また、帰還巻線 5b の電流が増加すると同時に、ダイオード D1 に流れる電流は減少してゼロとなり、ダイオード D1 はオフ状態となる。リカバリー時間の間には、ダイオード D1 のリカバリーによるスパイク電流が主スイッチ Q1 に流れるが、このスパイク電流はリーケージインダクタンス Le のインピーダンスにより制限される。

【0100】

ソルハリー時間が終了して、ノリタートレバソ逆回路が凹復し、帰還巻線の電圧の増加率は減少する。入力電圧は、昇圧リアクトルL2の主巻線5aの電圧が加わり、Vac1→B1→5a→5b→Q1→R→B1→Vac1で電流Q1iが流れ、主スイッチQ1の電流はVac1/5aの傾きで上昇する。

【0101】

次に、主スイッチQ1をオフさせると、昇圧リアクトルL2の主巻線5aに蓄えられたエネルギーにより、5a→D1→C1→R→B1→Vac1→5aで、ダイオードD1に電流が流れる。このため、平滑コンデンサC1が充電されるとともに、負荷RLに電力が供給される。

【0102】

同様に、帰還巻線5bに蓄えられたエネルギーにより主スイッチQ1の電圧が上昇する。また、帰還巻線5bに蓄えられたエネルギーにより、5b→D2→C1→R→B1→Vac1→5a→5bでダイオードD2に電流が流れる。即ち、ダイオードD2を介して帰還巻線5bに蓄えられたエネルギーを負荷RLに回生する。この時のエネルギー量は、昇圧リアクトルL2の帰還巻線5bに発生する電圧とリーケージインダクタンスLeの電流とで決定され、帰還巻線5bの巻数n2が多いほど、発生電圧は高くなり、短い時間で放電は終了する。

【0103】

この放電が完了した時刻において、ダイオードD2の電流がゼロとなり、逆特性が回復した後、再び、主スイッチQ1をオンすると、ZCS動作を継続できる。また、制御回路10は、整流出力電流波形が交流電源電圧Viを全波整流した波形と等しい波形になるよう主スイッチQ1のオンデューティを制御するので、昇圧型の効率改善回路を構成できる。

【0104】

このように実施例6の効率改善回路によれば、主巻線5aと帰還巻線5bとの間のリーケージインダクタンスLeにより、主スイッチQ1をオンした時にダイオードリカバリーによるスパイク電流が流れなくなる。このため、ノイズが低減され、ノイズフィルタも小型化されるので、スイッチング電源の小型、高効率化を図ることができる。

【0105】

また、リーケージインダクタンスLeにより、主スイッチQ1をオン時にZCSを行わせることにより、スイッチング損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図ることができる。また、コアの磁路を介して、リーケージインダクタンスLeに蓄えられたエネルギーを負荷に帰還されることにより高効率化を図ることができる。

【0106】

また、制御回路10は、実施例1のように、入力電流が下限設定電流以下の場合に主スイッチQ1のスイッチング周波数を下限周波数（例えば20KHz）に設定し、入力電流が上限設定電流以上の場合に主スイッチQ1のスイッチング周波数を上限周波数（例えば100KHz）に設定し、入力電流が下限設定電流から上限設定電流までの範囲の場合に主スイッチQ1のスイッチング周波数を下限周波数から上限周波数まで徐々に変化させるので、実施例1の効果と同様な効果が得られる。また、制御回路10に代えて、実施例2乃至実施例5のいずれかの制御回路で構成しても良い。

【実施例7】

【0107】

図17は実施例7の効率改善回路を示す回路構成図である。実施例7では、実施例1の構成に対して、制御回路10dの構成が異なる。制御回路10dは、出力電圧検出オペアンプ11、乗算器12、電流検出オペアンプ13、パルス幅変調器14を有して構成される。出力電圧検出オペアンプ11は、図1に示す実施例1の誤差増幅器111に対応する。

【0108】

山川電圧検出器 1 1 は、丁角二つのノンリミッタ電圧と互干電圧 V 1 によって誤差を増幅し、誤差電圧を生成して乗算器 1 2 に出力する。乗算器 1 2 は、出力電圧検出オペアンプ 1 1 からの誤差電圧と電流検出オペアンプ 1 3 の出力（パルス幅変調器 1 4 の入力）とを乗算して乗算出力電圧を電流検出オペアンプ 1 3 に出力する。

【0109】

電流検出オペアンプ 1 3 は、電流検出抵抗 R で検出した入力電流に比例した電圧と乗算器 1 2 からの乗算出力電圧との誤差を増幅し、誤差電圧を生成してこの誤差電圧を比較入力信号としてパルス幅変調器 1 4 に出力する。また、電流検出オペアンプ 1 3 は、上述のように、生成した誤差電圧を乗算器 1 2 にフィードバックする。

【0110】

なお、実施例 7 では、電流検出オペアンプ 1 3 の出力を出力電圧検出オペアンプ 1 1 からの誤差電圧に応じて可変するための電圧可変手段として乗算器 1 2 を用いているが、乗算器 1 2 の代わりに、除算器又は可変利得増幅器を用いることができる。

【0111】

パルス幅変調器 1 4 は、図 18 (a) に示すように、電流検出抵抗 R に流れる電流に比例した電圧値に応じて主スイッチ Q 1 のスイッチング周波数 f を変化させた三角波信号を発生する VCO 1 4 1 と、この VCO 1 4 1 からの三角波信号を + 端子に入力し、電圧検出オペアンプ 1 3 からの比較入力信号を - 端子に入力し、三角波信号の値が比較入力信号の値以上のときに例えばオン (H レベル) で、三角波信号の値が比較入力信号の値未満のときに例えばオフ (L レベル、例えばゼロ) となるパルス信号を生成し、該パルス信号を主スイッチ Q 1 のゲートに印加して平滑コンデンサ C 1 の出力電圧を所定電圧に制御するコンバレータ 1 4 2 とを有する。VCO 1 4 1 は、図 1 に示す実施例 1 の VCO 1 1 5 に対応する。コンバレータ 1 4 2 は、図 1 に示す実施例 1 の PWM コンバレータ 1 1 6 に対応する。

【0112】

図 20 (a) と図 20 (b) はパルス幅変調器の入出力特性の一例を示す図である。図 20 (a) は入力電圧 E_s とデューティーサイクル D が比例関係になっているパルス幅変調器の入出力特性であり、 $E_s = D$ の関係になる。図 20 (b) は入力電圧 E_s とデューティーサイクル D とが $E_s = 1 - D$ の関係になっているパルス幅変調器の入出力特性である。

【0113】

図 18 (a) に示すパルス幅変調器 1 4 では、入出力波形は、図 19 の「出力 1」のような波形になり、パルス幅変調器 1 4 の入出力特性は図 20 (a) のような特性になる。

【0114】

また、コンバレータ 1 4 2 は、比較入力信号の値が三角波信号の値以上のときに例えばオンで、比較入力信号の値が三角波信号の値未満のときに例えばオフとなるパルス信号を生成し、該パルス信号をスイッチ Q 1 のゲートに印加して平滑コンデンサ C 1 の出力電圧を所定電圧に制御しても良い。即ち、図 18 (a) に示すコンバレータ 1 4 2 の入力端子の「+」と「-」を逆に接続すると、出力電圧は反転し、入出力波形は、図 19 の「出力 2」のような波形になり、入出力特性は図 20 (b) のような特性になる。

【0115】

図 18 (b) は、パルス幅変調器 1 4 a の他の構成例である。このパルス幅変調器 1 4 a は、比較入力信号をオペアンプからなる反転器 1 4 3 で反転してコンバレータ 1 4 2 の - 端子に供給するようにしたものである。反転器 1 4 3 は、出力端子と - 端子との間に抵抗 r_2 を接続し、- 端子に抵抗 r_1 を介して比較入力信号を入力し、+ 端子に抵抗 r_3 と抵抗 r_4 とで分圧された電圧を入力し、反転出力をコンバレータ 1 4 2 の - 端子に出力する。

【0116】

このような構成によれば、比較入力信号の電圧が低いときには、コンバレータ 1 4 2 の - 端子の電圧が高くなるので、パルス幅変調器 1 4 a の入出力特性は図 20 (b) のよう

になり、ノーマルの入力が小さくなる。図 10 (b) に示すように小信号の入力端子の「+」と「-」を逆に接続すると、比較入力信号の電圧が高いときには、コンパレータ 142 の一端子の電圧が低くなるので、パルス幅変調器 14 の入出力特性は図 20 (a) のようになり、比較入力信号が低い電圧でデューティーサイクル D が大きくなる。

[0 1 1 7]

次に、実施例7の力率改善回路の動作原理について説明する。ここでは、制御回路10dの動作について説明する。

[0 1 1 8]

まず、昇圧リアクトル L 1 の電流が連続して流れているものとし、主スイッチ Q 1 がオンしているデューティーサイクル（主スイッチ Q 1 のスイッチング周期を T 1 とし、主スイッチ Q 1 のオン時間を T 2 とすると、オン時比率 T_2/T_1 に相当する。）を D とすると、全波整流回路 B 1 の両端電圧である入力電圧 E_i と、負荷 R_L の両端電圧である出力電圧 E_o との関係は、 $E_o/E_i = 1/(1-D)$ となる。

[0 1 1 9]

また、パルス幅変調器 14 の特性が図 19 に示すような特性であるとし、パルス幅変調器 14 の入力電圧を E_s とすると、 $E_s = 1 - D$ であるので、 $E_s = 1 - D = E_i / E_o$ となる。

[0 1 2 0]

出力電圧 E_o は、直流でほぼ一定値であり、入力電圧 E_i が半サイクルの正弦波であるので、入力電圧 E_s は電流検出オペアンプ13の増幅出力であり、半サイクルの正弦波となる。乗算器12は、電流検出オペアンプ13の出力を出力電圧検出オペアンプ11からの誤差電圧（直流電圧）の値に応じて可変し可変された電圧を第2基準電圧（半波の正弦波の基準電圧）として電流検出オペアンプ13に出力する。電流検出オペアンプ13は、電流検出抵抗Rで検出した電流に比例した電圧 V_{rhs} と半波の正弦波の基準電圧との誤差を増幅して半波の正弦波をパルス幅変調器14に出力する。このため、電流検出抵抗Rにより検出された入力電流は、半波の正弦波となる。従って、電流検出抵抗Rに流れる入力電流は、入力電圧 E_i と比例して半波の正弦波となるため、力率を改善することができる。

[0 1 2 1]

また、乗算器12の他方の入力端子には、出力電圧検出オペアンプ11からの出力電圧が入力されているので、乗算器12は、出力電圧検出オペアンプ11からの出力電圧の値に応じて利得（出力）を可変する。このため、パルス幅変調器14に入力される半波の正弦波電圧の大きさを変えることができる。

[0 1 2 2]

もし、何らかの理由により出力電圧 E_o が下がった場合には、出力電圧検出オペアンプ 11 は、出力電圧 E_o の低下に応じて出力電圧を低下させる。そして、乗算器 12 は、出力電圧検出オペアンプ 11 の出力電圧の低下により利得（出力）を低下させるので、電流検出オペアンプ 13 から出力される比較入力信号も低下し、パルス幅変調器 14 は、電流検出オペアンプ 13 からの比較入力信号の低下によりパルス信号の平均のデューティーサイクル D を大きくする（図 1-9 に示す出力 1 の場合）。このため、主スイッチ Q1 のオンしている時間の割合が大きくなり、入力電流が増加するので、出力電圧 E_o が上昇して、出力電圧 E_o が一定に保持される。

[0 1 2 3]

次に、力率改善回路の全体の動作を図21の各部の波形を参照しながら説明する。まず、交流電源V_{ac}の正弦波の入力電圧V_iが入力されると、正弦波の入力電流I_iが流れ、そして、交流電源V_{ac}の入力電圧V_iが全波整流回路B1で整流されて全波整流電圧E_iが出力される。

[0 1 2 4]

次に、主スイッチQ1をオンすると、B1→L1→Q1→R→B1と電流が流れます。次

に、エヘンソフ¹は、タノハニハツノハニハニにタリルシテ、升圧ソノノトルレ¹に誘起された電圧により主スイッチQ1の電圧が上昇する。また、主スイッチQ1がオフとなるため、主スイッチQ1に流れる電流は零になる。また、L1→D1→C1で電流が流れ、負荷RLに電力が供給される。

【0125】

このように主スイッチQ1をスイッチング周波数でオン／オフすることにより、電流検出抵抗Rの両端には半サイクルの正弦波電流が流れる。そして、乗算器12の一端には、電流検出オペアンプ13からの電圧（図21の「乗算器入力2」で示す負の半サイクルの正弦波電圧）が入力される。また、乗算器12の他端には、出力電圧検出オペアンプ11からの電圧（図21の「乗算器入力1」で示す正の直流電圧）が入力される。この乗算器12は、電流検出オペアンプ13の出力を出力電圧検出オペアンプ11からの誤差電圧（直流電圧）の値に応じて可変する。この可変された電圧は半波の正弦波の基準電圧となる。

【0126】

そして、電流検出オペアンプ13は、電流検出抵抗Rで検出した電流に比例した電圧V_{rsh}と半波の正弦波の基準電圧との誤差を増幅して半波の正弦波をパルス幅変調器14に出力する。図21に示すように、「電流検出オペアンプ出力」は、入力と相似形の半サイクルの正弦波の出力電圧として出力される。

【0127】

次に、図21に示す「電流検出オペアンプ出力」がパルス幅変調器14に入力されてパルス信号のパルス幅が制御される。このとき、パルス幅変調器14は、図20(b)に示すような特性を有しているため、主スイッチQ1のデューティーサイクルは、図21に示すようになる。図22に、この効率改善回路の実際の入力電圧V_iと入力電流I_iを示した。図22に示す波形では、零電流の付近が正弦波から僅かにずれているが、非常に正弦波に近く、効率、歪率共に良い結果を示した。

【0128】

このように実施例7の効率改善回路によれば、効率を改善できるとともに、乗算器12に電流検出オペアンプ13の出力を入力するようにしたので、全波整流回路B1の正極側出力端P1から出力される全波整流電圧を分割するための抵抗が不要になり、図23に示す制御回路100に対して部品点数を削減して簡単な構成とすることができます、安価で且つ回路の調整が簡単になる。

【0129】

また、図23に示す従来の効率改善回路では、(1)電流検出抵抗Rで電流を検出して、電流検出オペアンプ13、パルス幅変調器14を通り、主スイッチQ1をPWM制御して、電流をコントロールするループ、(2)平滑コンデンサC1の出力電圧を検出して出力電圧検出オペアンプ11、乗算器12、電流検出オペアンプ13、パルス幅変調器14を通って主スイッチQ1を制御し出力電圧をコントロールするループ、(3)全波整流回路B1からの電圧を検出して乗算器12、パルス幅変調器14を通って主スイッチQ1を制御し出力電圧をコントロールするループの3つの負帰還ループを有していたが、この実施例7の効率改善回路では、全波整流回路B1からの電圧を検出して乗算器12に入力する電圧検出ループを1つ減らすことができるため、このループに起因する制御回路10dの不安定さがなくなり、2ループで回路を安定に制御できる。

【0130】

また、制御回路10dに有するパルス幅変調器14内のVC0141により、実施例1のように、入力電流が下限設定電流以下の場合に主スイッチQ1のスイッチング周波数を下限周波数（例えば20KHz）に設定し、入力電流が上限設定電流以上の場合に主スイッチQ1のスイッチング周波数を上限周波数（例えば100KHz）に設定し、入力電流が下限設定電流から上限設定電流までの範囲の場合に主スイッチQ1のスイッチング周波数を下限周波数から上限周波数まで徐々に変化させてるので、実施例1の効果と同様な効果が得られる。また、制御回路10dに代えて、実施例2乃至実施例5のいずれかの制御回

【産業上の利用可能性】

【0131】

本発明の力率改善回路は、A C - D C 変換型の電源回路に適用可能である。

【0132】

適用可能である。

【図面の簡単な説明】

【0133】

【図1】実施例1の力率改善回路を示す回路構成図である。

【図2】実施例1の力率改善回路の入力電流波形とスイッチング周波数のタイミングチャートである。

【図3】図2に示すタイミングチャートのA部における100KHzのスイッチング波形を示す図である。

【図4】図2に示すタイミングチャートのB部における20KHzのスイッチング波形を示す図である。

【図5】実施例1の力率改善回路に設けられたVCOの詳細な回路構成図である。

【図6】実施例1の力率改善回路の入力電流波形とヒステリシスコンバレータに入力される電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。

【図7】実施例1の力率改善回路のVCOの特性を示す図である。

【図8】実施例1の力率改善回路のVCOの周波数の変化に応じてPWMコンバレータのパルス周波数が変化した様子を示す図である。

【図9】実施例2の力率改善回路の入力電流波形とヒステリシスコンバレータに入力される電圧により変化するスイッチング周波数のタイミングチャートである。

【図10】実施例3の力率改善回路のVCOの詳細な回路構成図である。

【図11】実施例3の力率改善回路の入力電流波形とコンデンサの電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。

【図12】昇圧リアクトルの電流に対するインダクタンス特性を示す図である。

【図13】実施例4の力率改善回路を示す回路構成図である。

【図14】実施例4の力率改善回路において軽負荷時にスイッチング周波数を低下させた様子を示す図である。

【図15】実施例5の力率改善回路を示す回路構成図である。

【図16】実施例6の力率改善回路を示す回路構成図である。

【図17】実施例7の力率改善回路を示す回路構成図である。

【図18】実施例7の力率改善回路内の制御回路に設けられたパルス幅変調器を示す構成図である。

【図19】パルス幅変調器の入出力波形を示す図である。

【図20】パルス幅変調器の入出力特性の1例を示す図である。

【図21】実施例7の力率改善回路の各部の波形を示す図である。

【図22】実施例7の力率改善回路の入力電圧と入力電流の波形を示す図である。

【図23】従来の力率改善回路を示す回路構成図である。

【図24】従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。

【図25】図24に示すタイミングチャートのA部における100KHzのスイッチング波形を示す図である。

【図26】図24に示すタイミングチャートのB部における100KHzのスイッチング波形を示す図である。

【符号の説明】

【0134】

Vac1 交流電源

D 1 王吸盤喇叭

Q 1 主スイッチ

R L 負荷

R 電流検出抵抗

R 1 ~ R 9 抵抗

L 1 , L 2 昇圧リアクトル

C 1 平滑コンデンサ

D 1 , D 2 ダイオード

Z D ツエナーダイオード

5 a 1 次巻線

5 b 2 次巻線

1 0 , 1 0 a , 1 0 b , 1 0 d , 1 0 0 制御回路

1 1 出力電圧検出アンプ

1 2 , 1 1 2 乗算器

1 3 電流検出オペアンプ

1 4 パルス幅変調器

1 1 1 , 1 1 3 誤差増幅器

1 1 4 発振器 (O S C)

1 1 5 , 1 1 5 e , 1 4 1 電圧制御発振器 (V C O)


1 1 5 a ヒステリシスコンバレータ

1 1 5 b , 1 1 5 c , 1 1 8 , 1 1 9 , 1 2 0 , 1 4 2 コンバレータ


1 1 6 P W M コンバレータ


1 1 7 平均電流検出部

【図 1】





【図 2】







【図 4】







【図 6】







【図 8】







【図 10】







【図 1-2】







【図 1.4】







【図 1-6】









【図 1 9】




(a)





(b)







【図 2.2】






【図 24】





【図 2.6】



【要約】

【課題】 入力電流の低い部分でのスイッチング周波数を低下又は動作を停止させてこの部分の電力損失を低減して、小型、高効率、低ノイズ化することができる力率改善回路を提供する。

【解決手段】 交流電源V a c 1の交流電源電圧を全波整流回路B 1で整流した整流電圧を昇圧リクトルL 1を介して入力して主スイッチQ 1によりオン／オフして交流電源電流を正弦波状にすることにより入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、主スイッチQ 1のスイッチング周波数を交流電源V a c 1に流れる電流又は全波整流回路B 1に流れる電流又は主スイッチQ 1に流れる電流の値に応じて制御する制御回路1 0を有する。

【選択図】 図 1

000106276

19900831

新規登録

埼玉県新座市北野3丁目6番3号

サンケン電気株式会社

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP2005/013623

International filing date: 26 July 2005 (26.07.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP
Number: 2004-248548
Filing date: 27 August 2004 (27.08.2004)

Date of receipt at the International Bureau: 09 September 2005 (09.09.2005)

Remark: Priority document submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b)



World Intellectual Property Organization (WIPO) - Geneva, Switzerland
Organisation Mondiale de la Propriété Intellectuelle (OMPI) - Genève, Suisse

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.